blog

Jul 30, 2023

Transistor de memória ferroelétrico 2D demonstrado

Pesquisadores da Tokyo Tech fizeram um transistor de memória ferroelétrico lateral usando um material 2D. Eles escolheram α-In2Se3, que é “reconhecido pela alta mobilidade da portadora, bandgap ajustável e forte

Pesquisadores da Tokyo Tech fizeram um transistor de memória ferroelétrico lateral usando um material 2D.

Eles escolheram α-In2Se3, que é “reconhecido por sua alta mobilidade de portadora, bandgap ajustável e fortes propriedades ferroelétricas em nível atômico, tornando-o ideal para aplicações de memória de alta velocidade”, segundo a universidade.

O transistor de contato inferior foi feito colocando um floco (~ 29 nm de espessura) de α-In2Se3 nos contatos, em vez de cultivar o material de baixo para cima.

“Ao fabricar transistores de efeito de campo ferroelétricos de contato inferior por esfoliação de material 2D, é preferível uma ampla largura de eletrodo para melhorar o rendimento geral”, disse Tokyo Tech. “No entanto, alcançar comprimentos de canal em nanoescala para os eletrodos nanogap torna-se um desafio ao empregar simultaneamente amplas larguras de eletrodo, principalmente devido à relação substancial entre a largura do eletrodo e o comprimento do canal.”

A resposta foi um dispositivo de memória com um contato inferior estruturado em nano-gap de dois terminais (veja o diagrama) que usa a inversão de polarização no plano possível com α-In2Se3.

A inversão é iniciada pela aplicação de uma tensão de dreno através de um canal com comprimento “relativamente estreito”, disse Tóquio, de 100 nm – a distância entre as bordas internas da fonte de platina e os eletrodos de dreno. A porta é o substrato de silício fortemente dopado com n, que é isolado com uma fina camada de óxido.

Esta estrutura lateral é, em teoria, compatível com a fabricação convencional de dispositivos semicondutores, disse a universidade.

A memória de prova de conceito alterna a resistividade com uma relação liga-desliga de 103, retenção de dados de 17 horas e resistência de 1.200 ciclos.

±5V na porta foi suficiente para polarizar o ferroelétrico, varredura de ±20V na porta e +10V no dreno deu um loop de histerese de fluxo de corrente de dreno com pouco menos de 10μA de diferença entre os estados de 0Vg.

“Acreditamos que este projeto abrirá o caminho pelo qual os dados são armazenados e acessados ​​e abrirá oportunidades interessantes para várias aplicações, incluindo inteligência artificial, computação de ponta e dispositivos de Internet das Coisas”, disse o líder da equipe, Professor Yutaka Majima.

Detalhes da pesquisa podem ser encontrados em 'Memória ferroelétrica no plano α-In2Se3 de comprimento de canal de 100 nm de contato inferior', publicado na Advanced Science. O artigo está escrito de forma clara e pode ser lido sem pagamento.